PRODUCTS & TECHNOLOGY
把电容做到芯片里去
在 300mm 硅片上刻出深宽比超过 100:1 的沟槽，沉积高 k 介质，叠起 MIM 电容层 —— 用半导体工艺获得传统陶瓷电容无法企及的电容密度、频率特性与可靠性。
STRUCTURE
3D 深沟槽结构原理
单位面积容值由沟槽的深宽比与介质层决定。矽谦采用超高深宽比沟槽 + MIM 电容叠层，把容值密度推到 >100nF/mm² 的量级。
沟槽几何
沟槽线宽可降至 0.1μm
沟槽深度可达 50μm
深宽比> 100 : 1
衬底300mm 硅衬底
MIM 电容叠层
上电极TiN / W 等高熔点金属
高 k 介质HfO₂ / Al₂O₃ 等
下电极掺杂多晶硅 doped poly-Si
核心工艺DTC + ALD + WLCSP
结果
单位面积容值> 100 nF/mm²
结构密度前所未有的 3D 结构密度
极限厚度可至 40 ~ 50μm
装配方式SMT / 引线键合 / 倒装
SPECIFICATIONS
全系列技术指标
覆盖电气、环境稳定性与物理封装三个维度，可按需定制。
电气指标
电容值10pF ~ 4.7µF
击穿电压 BV11 ~ 30 Vdc
额定电压 RV3.6 ~ 68 Vdc
绝缘电阻 IR≥ 100 GΩ
工作频率DC ~ 110GHz+
插入损耗 IL< 0.3 dB @40GHz
回波损耗 RL> 20 dB
ESL10 ~ 100 pH
ESR100 ~ 300 mΩ
环境与稳定性
工作温度（工业）-55℃ ~ +150℃
工作温度（极端）-250℃ ~ +250℃
短时耐受+300℃
温度系数 TCC+60 ppm/K
电压稳定性< 0.1 % / V
老化效应< 0.001 % / 1000h
压电效应无（不产生啸叫）
物理特性与封装
标准封装0101 / 0201 / 0402 / 0603 / 1812
定制封装微小裸芯片，可定制
标准厚度400µm / 100µm
超薄型可至 50µm
装配 · SMT锡膏回流焊
装配 · 键合金线 / 铝线引线键合
装配 · 倒装金凸点 / 锡球 Flip Chip
PRODUCT SERIES
快速选型推荐
按应用场景划分的系列化产品线，覆盖消费电子、AI 算力、光通信到高压军用系统。
| 系列 | 容值范围 | 电压 | 尺寸 | 典型应用 |
|---|---|---|---|---|
| SXC-0201 | 0.1 ~ 1 µF | 6.3 / 10 V | 0201 | 手机 PMIC、可穿戴终端 |
| SXC-0402-HP | 0.47 ~ 2.2 µF | 16 / 25 V | 0402 | AI 处理器去耦 |
| SXC-0603-UP | 1 ~ 4.7 µF | 16 ~ 50 V | 0603 | 服务器电源、光模块 |
| SXC-BareDie | 10pF ~ 100nF | 11 ~ 30 V | 裸芯片 | SiP、先进封装嵌入式 |
| 高压 HT 系列 | 100pF ~ 2.2nF | 200 ~ 1200 V | 定制 | 航空电源、军用系统 |
部分量产型号
| 产品型号 | 电极形式 | 封装后尺寸 长×宽×高 (µm) | 容值 | 耐压 (V) |
|---|---|---|---|---|
| JV2U01R01R252M0011 | 垂直电极 | 300×300×200 | 2.5 nF | 11 |
| JV2U01R01R101M0300 | 垂直电极 | 250×250×200 | 0.1 nF | 300 |
| JV2U02R02R103M0030 | 垂直电极 | 500×500×200 | 10 nF | 30 |
| JD1A02R01M243M0011 | 单侧电极 双接点 | 600×300×100 | 24 nF | 11 |
| JD1A02R01M103M0016 | 单侧电极 双接点 | 600×300×100 | 10 nF | 16 |
| JD1K04R02R204M04R5 | 单侧电极 双接点 | 1000×500×100 | 4.5 nF | 200 |
| JD2K04R02R222M0300 | 单侧电极 双接点 | 1000×500×200 | 2.2 nF | 300 |
| JD2K03R03R282M0300 | 单侧电极 双接点 | 800×800×200 | 2.8 nF | 300 |
| JD2K015015471M0300 | 单侧电极 双接点 | 380×380×200 | 0.47 nF | 300 |
* 表中为部分型号，完整清单与规格书请联系销售代表获取。
PART NUMBER
产品命名规则
完整型号由公司标识、系列、封装尺寸、标称容值、容值误差与耐电压六段构成，可据此精确解读每一颗电容。
封装尺寸段（Digit 5–10）
R表示正尺寸
M表示稍小中间尺寸
P表示稍大中间尺寸
示例01005→01R005 / 0201→02R01R
示例0402→04R02R / 0603→06R03R
标称容值段（Digit 11–13）
编码前 2 位有效数字 + 1 位指数
5R6= 5.6 pF
100= 10 pF
101= 100 pF = 0.1 nF
103= 10000 pF = 10 nF
224= 220000 pF = 220 nF
误差 / 耐压段（Digit 14–18）
A / B / C±0.05 / ±0.1 / ±0.25 pF
F / G / J±1% / ±2% / ±5%
M / Z±20% / -20%~+80%
耐压示例0016 = 16 V，0300 = 300 V
耐压示例62R5 = 62.5 V，1000 = 1000 V
TOPOLOGY
典型应用拓扑
硅电容在电路中的角色不只是"储能"，更是高频噪声抑制、信号耦合与能量瞬态释放的核心元件。
ADVANCED PACKAGING
CoWoS 先进封装集成
在 CoWoS 架构中，硅电容可作为硅中介层的一部分或以分离元件嵌入基板， 取代部分 ABF 载板与分离式 MLCC，实现超高密度互连与散热匹配。
3D
最短供电路径
紧贴芯片下方部署，电流需求瞬间立即响应，在极小空间内提供巨大电容量。
<25µm
超高密度互连
RDL 重布线层与硅中介层配合，互连 pitch 可控制在 25µm 以内。
CTE
热膨胀匹配
硅中介层与 ASIC/HBM 的 CTE 近乎一致，相较有机基板方案散热更优。
-80%
占板面积缩减
单颗硅电容替代多颗 MLCC 并联，显著释放宝贵的 PCB 面积。